Юрий Панчул
Kanalga Telegram’da o‘tish
uArch от сохи и жизнь русского украинца в Калифорнии
Ko'proq ko'rsatishRossiya309 934Toif belgilanmagan
1 073
Obunachilar
Ma'lumot yo'q24 soatlar
Ma'lumot yo'q7 kun
Ma'lumot yo'q30 kun
Ma'lumot yuklanmoqda...
O'xshash kanallar
Taglar buluti
Ma'lumot yo'q
Muammo bormi? Iltimos, sahifani yangilang yoki bizning qo'llab-quvvatlash boshqaruvchimizga murojaat qiling>.
Kirish va chiqish esdaliklari
---
---
---
---
---
---
Obunachilarni jalb qilish
Oktabr '26Okt '26
Oktabr '26
+268
0 kanalda
Sentabr '260
1 kanalda
Get PRO
Avgust '260
1 kanalda
Get PRO
Iyul '260
0 kanalda
Get PRO
Iyun '260
1 kanalda
Get PRO
May '260
4 kanalda
Get PRO
Aprel '260
0 kanalda
Get PRO
Mart '260
0 kanalda
Get PRO
Fevral '260
0 kanalda
Get PRO
Yanvar '260
1 kanalda
Get PRO
Dekabr '250
1 kanalda
Get PRO
Noyabr '250
1 kanalda
Get PRO
Oktabr '250
0 kanalda
Get PRO
Sentabr '250
0 kanalda
Get PRO
Avgust '250
1 kanalda
Get PRO
Iyul '250
0 kanalda
Get PRO
Iyun '250
1 kanalda
Get PRO
May '250
0 kanalda
Get PRO
Aprel '250
0 kanalda
Get PRO
Mart '250
0 kanalda
Get PRO
Fevral '250
0 kanalda
Get PRO
Yanvar '250
0 kanalda
Get PRO
Dekabr '24
+9
0 kanalda
Get PRO
Noyabr '24
+15
0 kanalda
Get PRO
Oktabr '24
+34
0 kanalda
Get PRO
Sentabr '24
+24
0 kanalda
Get PRO
Avgust '24
+1
0 kanalda
Get PRO
Iyul '24
+23
0 kanalda
Get PRO
Iyun '24
+11
1 kanalda
Get PRO
May '24
+16
1 kanalda
Get PRO
Aprel '24
+8
0 kanalda
Get PRO
Mart '24
+18
0 kanalda
Get PRO
Fevral '24
+24
1 kanalda
Get PRO
Yanvar '240
1 kanalda
Get PRO
Dekabr '230
0 kanalda
Get PRO
Noyabr '23
+1
0 kanalda
Get PRO
Oktabr '23
+9
0 kanalda
Get PRO
Sentabr '23
+22
0 kanalda
Get PRO
Avgust '23
+13
0 kanalda
Get PRO
Iyul '23
+13
0 kanalda
Get PRO
Iyun '23
+13
0 kanalda
Get PRO
May '23
+43
0 kanalda
Get PRO
Aprel '23
+24
0 kanalda
Get PRO
Mart '23
+183
0 kanalda
Get PRO
Fevral '23
+12
0 kanalda
Get PRO
Yanvar '23
+4
0 kanalda
Get PRO
Dekabr '22
+21
0 kanalda
Get PRO
Noyabr '22
+32
0 kanalda
Get PRO
Oktabr '22
+18
0 kanalda
Get PRO
Sentabr '22
+28
0 kanalda
Get PRO
Avgust '22
+11
0 kanalda
Get PRO
Iyul '22
+357
0 kanalda
| Sana | Obunachilarni jalb qilish | Esdaliklar | Kanallar | |
| 12 Oktabr | +1 | |||
| 11 Oktabr | 0 | |||
| 10 Oktabr | 0 |
Kanal postlari
Андрей Солодовников написал важную для вузовского образования заметку на Хабре про то, как мы с ним и Дмитрием Петренко построили за лето возможность запускать одни и те же программы на Си и RISC-V ассемблере на разных комбинациях процессорных ядер (APS из МИЭТ, YRV) и 50-ти FPGA плат (Xilinx, Altera, Lattice, Gowin), которые поддерживаются в инфраструктуре BGM (Basics Graphics MUsic) и будут использоваться на занятиях Школы Синтеза Цифровых Схем, новый сезон которой стартует в эту субботу 10 октября.
https://habr.com/ru/articles/1091540/
| 2 |  Я раньше ругал людей который пишут посты с помощью ИИ, но решил написать такой пост сам. Пост ниже сгенерен ИИ от первой до последней буквы (кроме картинки, ее нарисовал я сам). При этом, как честный человек, я привожу промпт. Также оправданием служит то, что речь идет не о чем-то абстрактном, а о моей конкретной (скорее всего не оригинальной) методе генерить код, натравливая один ИИ (claude) на другой (codex). Чтобы они соревновались друг с другом, писали разборы конкурента и сравнения, исправляли у себя найденные конкурентом ошибки и заимствовали его ценные идеи.
Мой промпт и пост ИИ:
https://habr.com/en/articles/1091320 | 581 |
| 3 |  +3Выступил с докладом через Zoom на конференции SEMICONUZ в Узбекистане. Заметил два момента:
Момент 1. Судя по вопросу преподавательницы из Ферганского политехнического института, в Узбекистане наверное ведутся дискуссии "кодописатели против физиков". То есть обсуждают, достаточно ли программировать софтвер на уже сделанных чипах и дизайнить на верилоге логику - или нужно вводить курсы физики полупроводников. Это впечатление подкрепил и доклад хорошо известного мне Нурсултана Кабылкаса про первый чип в Казахстане (Нурсултан делал PhD в Университете Калифорнии Санта-Круз и работал в AMD с Тимуром Палташевым).
Моя позиция по вопросу: хотя описанный мною в презентации процесс проектирования цифровых чипов в электронных компаниях (маршрут RTL2GDSII) построен так, чтобы максимально изолировать проектировщиков логики от физики - несмотря на это, физика в этом процессе все-таки проявляется:
1) Проектировщикам библиотек стандартных ячеек (ASIC standard cell library) нужно понимать физику того, из чего они строят всякие AND-OR, MUX2, DFF (D-Flip-Flop) примитивы и откуда берутся их параметры (пикосекундные задержки и фемтоваттное энергопотребление).
2) Разработчикам программ автоматизации проектирования, Electronic Design Automation (EDA), в частности статического анализа тайминга и физического проектирования, размещения и трассировки - нужно тоже понимать физику процесса, так как она там все время просачивается: значения на проводах скачут и устаканиваются только к концу такта (период которого нужно вычислить, причем задержки зависят от физических эффектов не только в транзисторах, но и на проводах.
3) В каждом ASIC-е есть не только цифровая, но и аналоговая часть, даже всякие датчики температуры внутри самого чипа, чтобы регулировать частоты и напряжения динамически.
Короче Узбекистан - это достаточно крупная страна, чтобы готовить специалистов по всему спектру микроэлектронной экосистемы. "Отец алгебры" Аль-Хорезми, аль-Бируни и Улугбек не одобрили бы что потомки вообще задают такие вопросы.
Момент 2. Судя по программе конференции и по докладу Нурсултана, в Средней Азии очень популярна китайская программа One Student One Chip. Программа действительно великолепна, появилась в правильное время (2019) в правильном месте (китайский институт ICT делал суперскалярные чипы Loongson еще 25 лет назад), с правильным контентом (от RISC-V до tapeout) и получила заслуженный успех (больше 10 тысяч студентов).
Вы ожидаете частицы "но"? (как писал Александр Сергеевич Пушкин в "Оде Его Светлости князю А. Н. Голицыну") Да, это "но" есть у меня. Насколько я понял (поправьте если я ошибаюсь), программа OSOC центрируется вокруг процессора общего назначения, CPU, и взаимодействия хардвера и софтвера. Но (!) на этом мир микроэлектроники не заканчивается: быстрый интернет, быстрая трехмерная графика и быстрые ИИ-ускорители стали возможны именно потому что создатели сетевых чипов (Juniper конца 1990-х), GPU и ML ускорителей (Google TPU и другие) - вывели большую часть обработки данных из процессора общего назначения. Что я упомянул в своих слайдах.
Все слайды и видео по идее будут на сайте конференции после ее окончания. | 795 |
| 4 |  Развиртуализовались с комрадом Sergey Vinnichenko который часто бывает у меня в комментариях. На моей майке Улисс не имеет вообще никакого отношения к фильму. Такие майки раздал Самсунг разработчикам компонента для телефонов с таким внутренним названием, причем еще до выхода фильма, просто так совпало.
Сергей живет в Сан-Диего и работает в Synopsys (кто не знает - это одна из двух главных компаний (вторая Cadence) которая делает софтвер для всех ASIC дизайнеров, то бишь хранитель мудрости мировой микроэлектроники).
Сергей подарил мне японский садовый нож для рытья земли и обрезки корней и мы пошли гулять. На пути от моего дома к центру города Саннивейл обсуждали окаянного забанившего меня Vladimir Churyukin. В частности что я сначала неправильно диагностировал главную разницу позициями. Главная проблема Чурюкина с моего угла зрения - это не замена Баша Питоном, а попытка заменить Верилог Ямлом. См. update к посту на Хабре https://habr.com/en/articles/1082650/
Далее обсуждали опыт Сергея с писанием софтвера для создания 3D чипов из чиплетов и предыдущий опыт с созданием софтвера для печатных плат. Вспомнили российскую группу PADS которую купил Mentor Graphics в 1996 году.
Потом зашли в супермаркет Whole Foods (говорят что он похож на московскую Азбуку Вкуса, но я в ней не был). Сергей купил суши, а я супы: гороховый и перловый с мясом.
На обратном пути обсуждали тусовку вокруг открытых средств проектирования:
* сменившего пол создателя Yosys (открытый фронт-енд для верилога) и PicoRV32 (популярное в начале движения RISC-V ядро с нестандартными прерываниями) Ксению Вольф,
* создателя открытого оптимизатора/синтезатора логики ABC берклиевца Алана Мищенко (в киевском детстве его вроде звали Алексей - я впервые встретил его на экзамене в киевскую группу МФТИ),
* причастность бывшего вице президента Mentor Graphics (ныне Siemens EDA) Сержа Лифа (в московском детстве Сергея) к финансированию проекта OpenROAD в Университете Калифорнии Сан-Диего деньгами от Пентагона/DARPA,
* мою дискуссию в LinkedIn с египетским разрабочиком OpenLane из почившей eFabless по поводу использования Docker-а в комбинации с виртуальными средами Питона - с последующим стиранием ветки в моем посте разгневанным египтянином,
* взаимоотношения eFabless (ныне реинкарнированный как chipFoundry.io) с американской фабрикой для военных SkyWater с покровительством от Гугла (финансировавшим бесплатное производство чипов с дизайнами студентов) в былые годы,
* растущий Tiny Tapeout (производство чипов для всех), его отношения с chipFoundry.io, университетом Лейбница в Германии и Global Foundry.
* манеру презентации ASIC технологий основателем TinyTapeout испанцем Матт Веном, с пританцовываниями во время семинаров. Контент его митапа в Стенфорде - нужно ли моделирование транзистора и schematic entry Wokwi если в аудитории хотят чтобы им показали как написать на верилоге собственный чип с RISC-V процессором.
Дома я показал Сергею платы Tang Nano 9K с Gowin FPGA, плату от Tiny Tapeout и нашу инфраструктуру Basics-Graphics-Music (BGM) которую окаянный забанивший меня Чурюкин считает "хорошей идеей, но отвратительным решением", а также мой темплайт для переноса дизайнов из BGM в TinyTapeout - и мы разошлись. | 933 |
| 5 | На всех платформах, на русском и английском
vk.ru
https://vkvideo.ru/video2345238_456239084
https://vkvideo.ru/video2345238_456239085
rutube.ru
https://rutube.ru/video/ad7b7aa934fae0a19ee2dcf6338216c0/
https://rutube.ru/video/2d73de3929df5f02ed1c7529c388678a/
youtube.com
https://youtu.be/yU27WDcp42Q?si=5LtMWY3jYPuZfQg3
https://youtu.be/tO6dwd8vdnk?si=JXtZyxoQGxQnqgSP | 808 |
| 6 | Мы записали две двухчасовые лекции - одну на английском, другую на русском. В них Леван Чагелишвили, инженер в Грузии, делится своим опытом разработки варианта CORDIC-дизайна и его прототипирования на FPGA. Затем тот же RTL-дизайн проходит синтез, размещение и трассировку по маршруту проектирования RTL2GDSII для изготовления чипа ASIC через Tiny Tapeout.
Вторая часть на русском - https://youtu.be/tO6dwd8vdnk
Первая часть на английском с русскими вопросами - https://youtu.be/yU27WDcp42Q | 886 |
| 7 |  +1Два объявления:
27 сентября 2026 года митапа Verilog Meetup в Hacker Dojo не будет, потому что мы едем на Maker Faire в Вальехо!
4 и 11 октября 2026 года Verilog Meetup-ов тоже не будет, потому что Hacker Dojo переезжает в новый офис в Санта-Кларе!
Первый Verilog Meetup на новом месте предварительно запланирован 18 ноября 2026 года.
There will be no Verilog Meetup in Hacker Dojo on September 27, 2026, because we are going to Maker Faire in Vallejo!
There will also be no Verilog Meetups on October 4 and October 11, 2026, because Hacker Dojo is moving to a new Santa Clara office!
The first scheduled Verilog Meetup at the new location is tentatively scheduled for November 18, 2026. | 768 |
| 8 | Звонок начинаем по asic в Грузии https://bit.ly/yuri-panchul-zoom | 786 |
| 9 | Презентация на английском в пятницу
https://www.youtube.com/watch?v=yU27WDcp42Q
В субботу 19 сентября то бишь сегодня в 18.00 по Москве будет аналогичное на русском
https://bit.ly/yuri-panchul-zoom | 916 |
| 10 | We are going to start a call in 5 min https://bit.ly/yuri-panchul-zoom | 827 |
| 11 |  +1Пост на Хабре - https://habr.com/en/articles/1082650/
Почти три года назад, когда я начал митапы Verilog Mettup в Hacker Dojo, на них пришел Владимир Чурюкин и когда посмотрел на мою инфраструктуру Basic-Graphics-Music, где баш-скрипты по имени платы строят проект, сразу сказал “А давайте перепишем все на питон”. И переписал! С оговоркой что это PoC, то бишь Proof of Concept, то есть он это проверил только на 5-ти платах, а не на всех 45-ти, как мой исходный репозиторий.
А теперь посмотрим что из этого получилось.
Так как я в это индустрии 40 лет и читал книжки Брукса и других еще когда ездил в трамвае в физматшколу и работал у мамы на работе на СМ-4, то я знаком с этой ситуацией более чем. Разработчик приходит в новый проект. Ковыряться в том что есть ему неинтересно, то что есть ему видится отвратительным, а аргументы, что существующее решение достаточно он отвергает. На предложение заняться новой фичей поверх существующей инфраструктуры он исчезает на некоторое время, а потом возвращается с “вот, смотрите, как нужно!” и показывает переписанную инфраструктуру.
Существующие люди на проекте на это смотрят, пару раз в это тыкают и говорят: “а вот оно не поддерживает это и это, а также вводит неудобство для пользователя вот тут и тут”. Тут в воздухе повисает неудобное молчание, потому что становится непонятно что именно хочет новый человек:
1. Лично сесть и написать все фичи, а не только proof of concept.
2. Указать другим, что они должны остановить все свои проекты, срочно выучить новый язык и библиотеки и переписать весь проект под его руководством.
3. Уломать прользователей смириться, что отныне программа поддерживает не 45 плат, а только 5, а также теперь программа не умеет находить где установлены тулчейны, и их пользователь должен ручками ввести в YAML файл. А также пользователь должен сам отлаживать случаи когда не работает драйвер в Linux, потому что новая программа не сказала пользователю сделать update в /etc/udev. Или случаи когда macOS объявляет файл от FPGA вендора malware.
4. Уломать прользователей смириться с двумя несовместимыми системами вместо одной: для одних плат они пользуются первой, для других второй, причем новая инфраструктура не запоминает последней выбраной платы. Зато все на питоне.
Сразу скажу, что я в своей карьере видел все 4 сценария, причем и с одной, и с другой стороны.
Также интересно, что спор как правило ведется в двух плоскостях. Старый разработчик говорит что новый подход требует преобразования проприетарных форматов от нескольких вендоров и ad-hoc файлов для мэппинга чего-то в один формат, но при этом новая преобразовалка недостаточно умна чтобы например парсировать ifdef-ы в преобразуемых файлах, а мануальное преобразование займет либо время, либо необходимость построчно проверять что там натворило AI с этими ifdef-ами, что нудно и противно. И непонятно ради чего, так как существующая инфраструктура и так работает, а что под капотом пользователю наплевать.
Новый разработчик отметает это как несущественную деталь и вещает о важности абстракций. Я книжки про важность абстракций стал читать еще когда СССР правил Генсек Константин Устинович Черненко (да, в СССР переводили в издательстве Мир книжки по программированию в том числе на эти темы), поэтому для меня важность абстракций разбивается в один момент: кто должен править вывод программ, которая написана на абстракциях, но не обрабатывает все случаи для пользователя, которые обрабатывает старая программа - я или он?
А вы что думаете? (Ссылки в посте на Хабре) | 1 045 |
| 12 |  Школьница Светлана под руководством двух инженеров - меня и ее отца - освоила концепции трех технологий проектирования схем и теперь демонстрирует их на этом видео:
1. Сборка цифровых схем на макетной плате с микросхемами малой степени интеграции. Этот метод старинный, изобретен еще в 1968 году, но и сейчас годен для обучения школьников начиная с детсада (мы вчера видели как 6-летний понял функциональность логического элемента XOR). Светлана показывает на видео схему с ALU которую она собрала.
2. Синтез схем из кода на языке описания аппаратуры SystemVerilog с реализацией в микросхемах реконфигурируемой логики FPGA. Этот способ широко применяется для прототипирования, специальных приложений (например в космических ракетах SpaceX и Blue Origin) и обучения студентов (см. напр. курс MIT 6.111).
3. Синтез для микросхем ASIC. Этот способ применяется последние 35 лет для всех массовых устройств. Смартфон который вы держите в руках - это несколько ASIC-ов и окружающая их периферия.
Светлана будет присутствовать на Zoom-звонке на русской части лекций, которые будет читать наш коллега из Грузии Леваном Чагелишвили, где мы покажем плату TinyTapeout в действии. Вы можете подключиться по линку
https://bit.ly/yuri-panchul-zoom
Chip Designed in the Country of Georgia: ASIC design flow and prototyping on FPGA
Чип спроектированный в Грузии: разбор маршрута проектирования для ASIC и прототипирования на FPGA
Пятница 18 сентября, 8 am по Калифорнии, 19.00 по Тбилиси, 18.00 по Москве: лекция на английском.
Cуббота 19 сентября, 8 am по Калифорнии, 19.00 по Тбилиси, 18.00 по Москве: лекция на русском.
Воскресенье 20 сентября, 8 am по Калифорнии, 19.00 по Тбилиси, 18.00 по Москве: лекция на грузинском.
Ждем вас на лекции! | 798 |
| 13 |  +3Каждый год я стараюсь поехать в какую-нибудь страну бывшего СССР и провести там семинар или просто митапы на темы SystemVerilog-RTL-FPGA-ASIC-RISC-V, попросту говоря, обучение будущих проектировщиков чипов с помощью упражнений на FPGA. В этом году я поехал в Грузию и вот мой отчет на Хабре:
https://habr.com/en/articles/1079632/
Заглавное фото поста: встреча с инженером грузинского отделения Cisco Леваном Чагелишвили и его коллегой Давидом, организованная моим старым знакомым, FPGA инженером Иваном Графским. Иван еще 10 лет назад помог мне организовать семинар в московском МИФИ и развернуть работу по народному переводу учебника Харрис & Харрис.
По этой встрече есть продолжение: во время нее Леван решил спроектировать ASIC и произвести его с помощью сервиса TinyTapeout. Это наврядли первый ASIC спроектированный в Грузии (хотя кто знает?), но мы решили чтобы было бы полезно, чтобы Леван описал свой опыт. Посему мы планируем три Zoom-лекции: на английском, русском и грузинском под названием:
* Чип спроектированный в Грузии:
Разбор маршрута проектирования для ASIC и прототипирования на FPGA
* Chip Designed in the Country of Georgia:
ASIC design flow and prototyping on FPGA
Почему это важно?
1. С моей личной точки зрения развитые страны - это страны в которых проектируют ASIC-и: США, Япония, Великобритания, Германия, Франция, Бельгия, Южная Корея, КНР, Россия. Если в Грузии разовьется эта тема, начиная со студентов, то это повышает статус страны. Кстати так же считают и на Украине, например в Киевской Школе Экономики, которая сотрудничает по теме ASIC-ов c ETH Zurich.
2. Больше возможностей для привлечения в страну международных электронных компаний - как несколько лет назад наличие в Беларуси команды знающей SystemVerilog верификацию для ASIC-ов привлекло туда южнокорейскую SK Hynix.
3. Хотя сам пример - это небольшой дизайн, но на нем можно показать все маршруты: верификацию через тестбенч с самопроверкой; синтез для прототипирования на FPGA; маршрут RTL2GDSII для ASIC-ов.
Даты, время и другие подробности по ссылке выше | 1 701 |
| 14 | Нужна помощь зала. Мы тут с грузинскими коллегами хотим устроить три часовые лекции по зуму про их (возможно) первый ASIC в Грузии через TinyTapeout (если не первый, поправьте). С демонстрацией как переносится дизайн из FPGA в ASIC. Первая лекция на английском, вторая русском и третья на грузинском. В какое время по Москве эти лекции стоит делать чтобы посмотрело максимум российской аудитории? Для меня удобно в 18.00 по Москве, несколько менее удобно в 19.00. Это оптимальное время? | 916 |
| 15 |  +3В преддверии 1 сентября я по запросу некоторых преподавателей написал программу годового курса для школьников физматшкол: От Цифровой Логики к Процессору через ПЛИС. Это моя версия Элитарного Образования Без Замка.
https://habr.com/en/articles/1071736/
Секции программы:
1. Цифровая логика на микросхемах малой степени интеграции.
2. Язык описания аппаратуры SystemVerilog и реализация схем на ПЛИС/FPGA.
3. Архитектура процессора и язык ассемблера RISC-V на симуляторе системы команд.
4. Микроархитектура процессорных ядер и реализация процессора на ПЛИС/FPGA.
5. Интеграция процессора в систему: ввод-вывод от сенсоров и параллелизм через прерывания.
6. Изготавливаем микросхему ASIC на фабрике через сервис TinyTapeout.
7. [Возможный исследовательский проект: создание библиотеки для открытого средства проектирования Yosys для синтеза схем малой степени интеграции из кода на верилоге.]
Предисловие:
В картине мира, представляемой школьным образованием, существует “слепое пятно” в области принципов проектирования цифровой электроники, между физикой и программированием. Курсы роботики и ардуино это слепое пятно не закрывают, так как сводятся к программированию готовых чипов и их интеграции с сенсорами и актуаторами, то бишь проектированию систем.
Существующие упражнения с дискретными элементами и микросхемами малой степени интеграции (7400 и CMOS 4000) представляют собой косметическую переработку курсов 1970-х годов и оторваны от реальной работы проектировщика микросхем в современной электронной компании. Удалить эти упражнения нельзя, посколько никто с 1968 года не придумал лучшего способа демонстрации работы D-триггера, чем макетная плата с микросхемой CMOS 4013. А с D-триггерами даже современный разработчик имеет дело каждый день, перескочить через это знание нельзя, и в упражнениях на программирование Ардуино/Распберри Пай D-триггеры не возникают.
При этом простая переработка упражнений с микросхемами малой степени интеграции слепое пятно не закрывает, так как сложность схем, которые на них можно спроектировать - ограничена. Например, на таких микросхемах непрактично проектировать даже простой процессор, хотя некоторые школьники это сделали - см. напр. заметку Small-Scale Integration Stepping Stones.
Слепое пятно можно закрыть с помощью введения элементов языков описания аппаратуры (ЯОА) SystemVerilog и доступные для школьного экспериментирования микросхемы ПЛИС/FPGA (Программируемые Логические Интегральные Схемы - Field Programmable Gate Arrays) - матрицы реконфигурируемых логических элементов. В них можно строить работающие цифровые схемы просто меняя содержимое памяти конфигурации. В базовом ПЛИС нет своего процессорного ядра, в отличии от микроконтроллера AVR на плате Ардуино, в котором есть ядро, фиксированное на фабрике. Но из ячеек внутри ПЛИС можно построить собственный процессор, в том числе и вариацию вышеупомянутого AVR в Ардуино.
Более того, сейчас стали доступны сервисы типа TinyTapeout, которые позволяют даже школьникам и студентам за доступную сумму (от $50 на схему + $300 плата) производить собственные чипы ASIC (Application Specific Integrated Circuit) на фабрике; мы делаем это в рамках предложенного курса.
После выполнения упражнений курса, картина мира у школьников становится цельной, без разрыва между физикой и программированием. Это способствует созданию среды для появления большого количества молодых инженеров, которые понимают и программную, и цифровую аппаратную стороны современных микросхем для широкого спектра приложений: смартфонов, интернета вещей, аппаратных ускорителей ML, самоуправляемых автомобилей итд.
Введение ЯОА и ПЛИС в школьную программу также хорошо привязывается к курсу математики и физики физматшкол - булевская алгебра, арифметические схемы, конечные автоматы.
Дальше -
https://habr.com/en/articles/1071736/ | 1 527 |
| 16 |  +1По возвращению из Батуми в Тбилиси я провел еще один митап, в https://sandb0x.space/ . Были в основном релоканты, некоторые из их работают удаленно на российские компании. Например один джентельмен делает медицинский прибор для навороченного варианта Delayed Auditory Feedback (DAF). DAF даже не в навороченном варианте - это единственная известная мне технология для эффективного снижения заикания (так как я сам заика с 9 лет, я в этом разбираюсь).
Человека три или четыре были хорошо в теме верилога и были например знакомы с группой Дроздова в МФТИ и работавшей с нею компанией Soft Machines которую купил Intel за $300M (в основном за сделанный в России компилятор).
Одна девушка была знакома с работой GPU, еще две другие спрашивали совет, что делать, если они не успели закончить в России вузы, а надо устраиваться на работы. Я дал совет взять курсы (онлайн и оффлайн) из мест типа University of California Santa Cruz Silicon Valley extension (это вечерние курсы повышения квалификации, в том числе с программой VLSI), потом все это скобинировать и объявить в резюме что у них эквивалент степени бакалавра (bachelor degree equivalent), добавить опыта участия в открытых проектах и продавать себя работодателям в таком качестве. По большому счету если они пройдут через фильтр HR и интервью, то работодателям будет наплевать сколько там семестров чего они прошли. Но важный момент: нельзя преувеличивать курсы, дипломы итд, посколько все нестыковки раскопает background check. Даже в условиях санкций западная компания может сконтактировать background check компанию, у которой контракт с другой background check компании в России, а та компания может сконтактировать и ваш бывший деканат и даже архив, много-много лет спустя. То есть если вы напишете "училась четыре года", а училась три, то найдут и отменят оффер, а вот если напишете "училась три года" как есть, то это ОК: к этому моменту компании наплевать, посколько они вас уже проверили на интервью, да и российские вузы для них не архиважны. Но вот галочка от background check на правдивость нужна.
После митапа в SandBox меня повели еще и в другой hacker space в Тбилиси - f0rthsp4ce https://f0rth.space/ , про который у меня будет отдельный пост. | 1 125 |
| 17 | https://youtu.be/p0TpesnSTwc видео выступления @yuri_panchul на встрече в Батуми в субботу (+ англ. субтитры) | 1 183 |
| 18 |  +6Matn yo'q... | 1 074 |
| 19 | После пятничной тусовки айтишников Батуми в клубе Friends Club (где организаторы были из компании EPAM) меня пригласили в субботу провести митап по верилогу в Meshtastic Batumi. Тема оказалась популярной - нас даже проспонсировала едой компания Awide Labs (https://awide.io/), производитель железа AI ускорителей из Тель-Авива. Их интересует наем локальных кадров в Батуми.
Митап был довольно плодотворный - два товарища показали свои проекты на FPGA:
1. Вячеслав Славинский воссоздал на плате Tang Nano 9K советский радиолюбительский компьютер Вектор с кр580вм80 (клоном i8080), на котором работала CP/M-подобная система с графическими играми, текстовыми редакторами (оконным и ed), а также отладчиком Sid.
2. Иван Губочкин показал интерфейс FPGA к камере. А также синтезированный на плате Tang Mega 138k RISC-V процессор, выполняющий Linux, правда без atomic инструкций.
Дальше мы вместе с третим товарищем запустили примеры репозитории Basics-Graphics-Music на Arch Linux. Товарищ заинтересовался в рендеринге графики, используя операции с плавающей точкой для поворота графических примитивов.
Я оставил один комплект с Tang Nano 9k, экранчиком и интерфейсным модулем для такой работы в Батуми. Оставил бы и еще (спрашивали, можно ли купить), но тогда мне не хватило бы плат для митапа в Тбилиси, который планируется 12 августа.
Особое спасибо организатору Дарафею Пралиасковскому. Батуми однозначно подходит для организаций тусовок на тему проектирования хардвера, тут есть квалифицированное локальное коммьюнити, море и удобно добираться из всех стран.
Объявление для Тбилиси:
https://sandb0x.space/
12.08.2026, Wednesday, 19:00
Merab Aleksidze Street, 1
Donation welcome
Lang: ru/en
Host: Yuri Panchul
For the last 40 years, chip designers have used Verilog hardware description language and logic synthesis technology to create the devices we see everywhere: smartphones, computers, ML hardware accelerators.
While the logic of most mass–produced chips, called ASIC (Application Specific Integrated Circuits), is fixed at the silicon foundry, there is a special kind of chips with changeable logic, called FPGA, or Field Programmable Gate Array. FPGAs are used for prototyping, education and applications like high-frequency trading.
During the workshop, we are going to use Verilog to configure FPGA, starting with simple arithmetic, then doing 2D graphics.
Bring your laptop (Win, Linux, Mac)
https://t.me/sandbox_events/144 | 894 |
| 20 |  +7Школьники, которых я обучил собирать схемы на макетной плате показали свои проекты Дейлу Догерти, идеологу движения мейкеров, основателю журнала Make Magazine и выставок Maker Faire (на фото). Maker продает наборы как хоббистам, так и школьным учителям.
Я вручил Дейлу мое предложение по обновлению мейкерской деятельности по части микросхем малой степени интеграции: удалить из наборов, книг и туториалов нерелевантные вещи из 1970s, сделать привязку к следущим шагам в виде FPGA и к проектированию ASIC-ов, то есть к тому чем занимаются сейчас в офисе инженеры в Apple, Samsung, NVidia.
Вот предложение - https://verilog-meetup.com/2026/07/31/an-improved-way-of-teaching-school-kids-digital-electronics-using-venerable-small-scale-integration-ics/
Вот список используемых в проектах компонент если вы хотите повторить или улучшить результаты
https://docs.google.com/spreadsheets/d/1ULTF4ocT2YyJowGakEOEVTsIUBTxLMkqXyvZM56vlU8/edit?usp=sharing
Еще на наш стенд на мероприятии Technology Showcase пришел менеджер современного open-source проекта симулятора Verilator, а также пришел инженер, который в 1980-х вместе с Джоном Аустерхаутом создал САПР СБИС Magic. Его привлекло, что на наших маечках был изображен фрагмент GDSII файла. И он спросил не редактором Magic ли он создан. Я ему сказал, что данный конкретный фрагмент пришел из Synopsys IC Compiler, но когда я буду дизайнить маечки в следующий раз, я возьму изображение из Magic, благо Magic у меня на компьютере установлен.
Далее мы выступили на сцене - ссылка на youtube в заметке на Хабре:
https://habr.com/en/articles/1065220/
Еще на мероприятии было местное отделение NASA.
Как я уже сказал, следующие две недели я проведу в отпуске на Кавказе, а потом с 16 августа мы продолжим митапы с 11.00 до 14.00 по адресу Hacker Dojo, 855 Maude Ave, Mountain View, California. | 1 199 |
