Записки CPU designer'a

Nvidia заключила крупную сделку с ИИ-стартапом Groq примерно на $20 миллиардов, получив права на его технологии и часть активов, а также привлекая ключевых сотрудников. Этот шаг позволит Nvidia интегрировать уникальную LPU-архитектуру для высокопроизводительного инференса нейросетевых моделей, одновременно устранив одного из заметных конкурентов на рынке. Про архитектуру Groq я подробнее писал в этих постах. При этом, если я верно уловил суть сделки, Groq сохранит независимость под руководством нового CEO и продолжит развивать облачную платформу GroqCloud.

Groq will continue to operate as an independent company with Simon Edwards stepping into the role of Chief Executive Officer.

slang-server Ну и закрою тему тулов в этом году новым LSP для SystemVerilog поверх Slang. Есть подозрение, что в будущем это может стать выбором по умолчанию для написания SV 🎧 Ликбез. LSP это та штука, что живёт в IDE и даёт редактору возможность делать переходы по символам,показывать хинты, делать автодополнение и другие вещи для нужного языка. Ну а Slang это просто наиболее полный и самый быстрый парсер SV (по заявлениям разработчиков). В итоге в IDE получаем ту самую эргономику в написании SV, которая есть по умолчанию у программистов на языках высокого уровня. Все фичи перечислять долго, лучше посмотрите доклад или полистайте слайды. Некоторые хайлайты: ▫️поддерживается neovim и vscode из коробки (последний пока в меньшей мере) ▫️индексация тысяч sv файлов на десятки мегабайт менее чем за секунду ▫️автодополнение, переходы по ссылкам, всплывающие хинты, раскрытие макросов ▫️иерархия, список модулей, поиск по инстансам ▫️интеграция с surfer для связывания кода и вейформ, трассировки driver/load и отображение текущих значений в коде (экспериментально) Из будущих фич зацепило что будет больше хинтов, переименование символов (рефакторинг), более тесная интеграция с vscode и surfer, автофиксы и slang-format. Полноценный форматтер 🍒 Btw, сервер разработан в Hudson River Trading (там и автор slang работает кстати), а ещё кто-то говорил что HFTшники ничего полезного не делают 🫣 В соседнем чатике даже отзыв-сравнение есть:

Уже недели 3 пользуюсь этим LSP, фантастическая штука Из всего, что пробовал, мне этот больше всего нравится. У verible слабый препроцессор, на макросах сразу падает, пришлось вообще выключить. Svls не умеет делать symbol rename, да и линт что-то не понравился, уже не помню почему. Svlangserver в основном хорошее автодополнение, но фич немного, опять же нет symbol rename. Хочу попробовать еще verilog-mode, но для этого надо выучить emacs, так что как-нибудь потом.

#tool @positiveslack

Я принес вам подарок под новый год 🤭 sv-pathfinder - это расширение для VS Code, предназначенное для навигации по проектам на SystemVerilog и трейсинга сигналов. Расширение позволяет удобно исследовать иерархию дизайна, просматривать и переходить к модулям, инстансам, объявлениям сигналов и блокам generate, а также интегрируется с инструментом отображения временных диаграмм VaporView для пост-симуляционного дебага. Наконец-то появился инструмент, где можно работать с value annotation прямо в VS Code, а не переключаться на условный DVE или Questa. Все ещё нет такого важного функционала вроде trace driver или сравнения сигналов между двумя вейвформами, но это всё равно невероятно интересный и крутой проект, особенно для тех, кто хочет более удобный UX в сравнении с решениями от big3 😁

Проект Stargate компании OpenAI, который может потреблять до 40% мирового производства DRAM, заключил соглашения с Samsung и SK hynix на объёмы до 900 000 кремниевых пластин в месяц. И чтобы не отходить далеко сразу вторая новость: Framework Raises DDR5 Memory Prices By 50% For DIY Laptops Возвращаем в моду ноутбуки с 8гб ОЗУ в 2026? 😂 Для полного контекста рекомендую почитать: Sam Altman’s Dirty DRAM Deal

Topwrap А вы видели, что ребята из Antmicro сделали стильный опенсорсный тул для блок-дизайна? https://antmicro.github.io/topwrap/introduction.html Можно парсить существующий RTL и визуализировать, можно соединять и сохранять подключения во враппер. Притом можно работать с тулом как из GUI, так и через YAML и CLI. И что меня особо радует, как любителя разработки всякой автоматизации и тулов, что всё это на их же открытом Pipeline Manager. На основе этой штуки можно строить свои красивые тулы для работы с любыми графо-подобными данными и сущностями. #tool @positiveslack

Qualcomm покупает Ventana Micro Systems Кто следующий? 👀

Instruction Scheduling in the Saturn Vector Unit Принёс вам ещё один отличный пейпер про векторные архитектуры, я же знаю как вы любите вектора (по статистике знаю что не любите)😑 Работа написана под руководством Кристе Асановича - одного из авторов RISC-V Vector Extension, человека, который уже почти 30 лет занимается исследованиями и проектированием векторных процессоров. Почему стоит прочитать: - Статья очень чётко показывает, в чём реальная разница между long-vector и short-vector архитектурами, где выигрывает каждая, какие накладывают ограничения на векторные регистровые файлы, подсистему памяти и планировщик инструкций. - Отлично объяснена концепция chime length (VLEN/DLEN - соотношение архитектурной длины векторного регистра и ширины вычислительного тракта, то есть, сколько бит за такт может быть обработано) - одна из ключевых метрик, определяющих поведение и эффективность любого VPU, а также позволяющая эффективно маскировать латентность вычислительных блоков (например, FMA), значительно повышая их утилизацию без сложных OoO-техник. - Разобран механизм explicit chaining и динамического micro-scheduling на уровне групп элементо, как получить гибкость OoO без OoO-сложности. - Хорошо показано, как устроить и спроектировать векторный LSU. - Подробно разобран векторный регистровый файл: его физическая организация, ограничения по портам и почему именно это определяет сложность всей архитектуры.

Decoupled Vector Processing Unit: Past, Present, and Future Принес вам обзорную работу про decoupled векторные сопроцессоры. Почему стоит читать: Статья заслуживает внимания благодаря качественной систематизации подходов взаимодействия между скалярным и векторным ядром. Авторы детально разбирают спектр архитектурных решений: модели памяти, типы интерфейсов, механизмы очередей, организация векторного регистрового файла и варианты «развязки» (decoupling) скалярных и векторных ядер. Дополнительный интерес представляет структурированный обзор китайских индустриальных решений (Huawei Ascend, Baidu Kunlun), а богатый набор источников указанный в статье, значительно упрощает поиск достойных и интересных работ по SIMD тематике. Откройте форточку: Работа заметно страдает от «академической инерции» и игнорирования современных продуктов, как индустриальных, представленных на множестве самшитов и конференций, так и академических проектов с открытым исходным кодом. Много внимания уделено устаревшим FPGA прототипам (VESPA, VIRAM, VIPERS), практически не рассматривая современные проекты (например, ETH Zurich Ara/Spatz, TT Ocelot или BSC LOCA Sargantana). Также полностью отсутствуют решения ключевых индустриальных игроков RISC-V (SiFive, Andes), хотя последние достаточно много информации с той же конференции Hot Chips, например. Статью всё равно рекомендую к прочтению: это хорошо структурированный обзор с богатой подборкой источников, который станет отличной отправной точкой для дальнейшего погружения в тему. В частности, в конце работы поднимается важная проблема масштабирования shuffle-операций и обсуждаются перспективные подходы на основе новых типов и режимов работы SRAM. Эта тема сегодня является одним из ключевых инженерных вызовов при проектировании высокопроизводительных векторных процессоров, и обзор даёт неплохое понимание направления, в котором развивается область.

Decoupled Vector Processing Unit: Past, Present, and Future Принес вам обзорную работу про decoupled векторные сопроцессоры. Почему стоит читать: Статья заслуживает внимания благодаря качественной систематизации подходов взаимодействия между скалярным и векторным ядром. Авторы детально разбирают спектр архитектурных решений: модели памяти, типы интерфейсов, механизмы очередей, организация векторного регистрового файла и варианты «развязки» (decoupling) скалярных и векторных ядер. Дополнительный интерес представляет структурированный обзор китайских индустриальных решений (Huawei Ascend, Baidu Kunlun), а богатый набор источников указанный в статье, значительно упрощает поиск достойных и интересных работ по SIMD тематике. Откройте форточку: Работа заметно страдает от «академической инерции» и игнорирования современных продуктов, как индустриальных, представленных на множестве самшитов и конференций, так и академических проектов с открытым исходным кодом. Много внимания уделено устаревшим FPGA прототипам (VESPA, VIRAM, VIPERS), практически не рассматривая современные проекты (например, ETH Zurich Ara/Spatz, TT Ocelot или BSC LOCA Sargantana). Также полностью отсутствуют решения ключевых индустриальных игроков RISC-V (SiFive, Andes), хотя последние достаточно много информации с той же конференции Hot Chips, например. Статью всё равно рекомендую к прочтению: это хорошо структурированный обзор с богатой подборкой источников, который станет отличной отправной точкой для дальнейшего погружения в тему. В частности, в конце работы поднимается важная проблема масштабирования shuffle-операций и обсуждаются перспективные подходы на основе новых типов и режимов работы SRAM. Эта тема сегодня является одним из ключевых инженерных вызовов при проектировании высокопроизводительных векторных процессоров, и обзор даёт неплохое понимание направления, в котором развивается область.

Принес вам сегодня крутой курс от ETH Zurich: VLSI 2: From Netlist to Complete System on Chip Этот курс охватывает весь путь разработки микросхемы - от написания кода на Verilog и синтеза до физического проектирования чипа, включая floorplanning, размещение и трассировку, анализ тайминга и проверку готовности к производству. По итогам студенты проходят полный маршрут создания собственного SoC, используя открытые инструменты и прорабатывая все ключевые этапы VLSI-дизайна. Из плюсов, что курс почти полностью построен на полностью open-source тулах: OpenROAD, Yosys, Verilator. Лекции доступны только в формате презентаций, видеозаписей нет. Всем ботать курс, после выходных проверю 🤓

Hot Chips 2025 presentations and videos are now publicly available: https://hc2025.hotchips.org/ Всем смотреть 👀

Micron to exit consumer memory business amid global supply shortage

Производитель микросхем памяти Micron Technology (MU.O) заявил в среду, что выйдет из потребительского бизнеса, поскольку компания усиливает внимание на передовых чипах памяти, используемых в дата-центрах искусственного интеллекта, на фоне глобального дефицита этих ключевых компонентов.

База и боль современного Physical Design. Наткнулся на отличную обзорную лекцию по маршруту физического проектирования, на последней конференции FPGA-Systems. Это тот случай, когда материал полезен и новичкам для понимания общей картины, и опытным инженерам для систематизации знаний. Особое внимание уделено тому, как меняется физика на «тонких» техпроцессах Что внутри: - Обзор маршрута проектирования. - Leakage: Почему токи утечки становятся главной головной болью. - Wire Resistance: Как высокое сопротивление проводов влияет на тайминги и целостность сигнала. Категорически рекомендую к просмотру.

Стартап Ainekko приобрёл интеллектуальную собственность и часть активов компании Esperanto Technologies и планирует открыть аппаратную платформу Esperanto для сообщества. Ainekko получила в своё распоряжение проектные материалы Esperanto, включая RTL, программные инструменты и фреймворк разработки для производственной многоядерной RISC-V архитектуры, которые компания намерена сделать доступными в открытом виде. Ainekko приглашает всех заинтересованных присоединиться к сообществу на GitHub: github.com/aifoundry-org

Помните студентов, которые сделали TinyTPU? Теперь они стали сотрудниками Groq - отличный пример того, как учебный проект может стать мостом в индустрию. Из моего опыта: в начале карьеры часто делился с работодателями своими проектами - простым CPU на базе ISA RISC-V или FPU-множителем. Это сильно упрощало собеседования с обеих сторон. Поздравляю всех авторов TinyTPU с новым этапом! 🥳

Нашел замечательный материал с разбором, что такое GPU. Материал даёт целостное представление о GPU как о вычислительной системе: с одной стороны - через программную модель массового параллелизма и синхронизации потоков, а с другой - через аппаратные блоки (множество вычислительных ядер, иерархия памяти, система интерконнектов), которые реализуют эту модель.

помните nanotron? Теперь у нас есть tinytpu.com Проект по построению мини TPU(это такие специальные тензорные процессоры от гугла) где челы зареверсиженерили и вопсроизвели архитектуру и софт. Внутри куча нюансов про низкоуровневый софт в которых я ничего не понимаю, но считаю что стоит ознакомится. https://github.com/tiny-tpu-v2/tiny-tpu

Мой коллега написал отличную статью с разбором классических проблем race condition, различий между blocking и non-blocking assignment, а также принципов работы SystemVerilog scheduler. Ссылка на статью: https://publish.obsidian.md/zvord/Blog/Unhinged+assignment Ссылка на Telegram-канал автора, где в комментариях можно задать вопросы: https://t.me/verificationhaven

NVIDIA: CUDA will soon be ported to the RISC-V architecture

CUDA is currently only deployed on x86 and Arm, but not on RISC-V. We are sending a message to the outside world - we want to port CUDA to the RISC-V architecture as well.

Важно понимать - это не означает, что CUDA-код теперь будет исполняться непосредственно на условном RISC-V GPU или векторных/матричных ускорителях на базе RISC-V. CUDA по-прежнему остаётся платформой для исполнения кода на аппаратуре от NVIDIA, а не на сторонних архитектурах. Речь идёт о другом: теперь RISC-V процессоры смогут выступать как host CPU, которые управляют NVIDIA GPU через стандартный CUDA-стек.