Записки CPU designer'a

RISC-V Europe Summit 2024 В последнюю неделю июня пройдет RISC-V Summit в городе Мюнхен. Ожидаю много интересных докладов. В первую очередь про программно-аппаратную поддержку матричных расширений в RISC-V экосистеме. А если матрицы поднадоели, то сможете найти доклад на свой вкус в программе конференции. Даты и место проведения саммита: ⏺Июнь 24 - 28 ⏺MOC – Event Center Messe Munich Если кто-то читателей канала будет присутствовать на саммите приходите развиртуализироваться на стенд компании Semidynamics 👋🏻

31st IEEE International Symposium on Computer Arithmetic ARITH 2024 В Испании прошел 31-й симпозиум по компьютерной арифметике. На конференции было представлено много интересных докладов, которые мы разберем в следующих постах. Сегодня остановимся на докладе от ARM Fused FP8 4-Way/2-Way Dot Product With Scaling and FP32/FP16 Accumulation. В докладе и статье описаны подходы, которые применялись при разработке SIMD умножителя с накоплением (матричного умножителя) — базовый блок в дизайне любого NPU/TSU ускорителя. В работе представлен дизайн с FP8 двух типов +/-e5m2, +/-e4m3, etc (IEEE P3109) в двух имплементациях с ранним (EA) и поздним (LA) аккумулированием результата. Обе микроархитектуры имеют конвейерное построение с четырьмя этапами для достижения целевой частоты 3,6 ГГц. Подходы, предложенные авторами статьи, были синтезированы на базе 5-нм технологии. На основе полученных результатов синтеза авторы делают следующие предложение по использованию подходов с ранним и поздним аккумулированием в вычислительных системах: FP8-DOT4-LA можно адаптировать для высокопроизводительных вычислительных блоков CPU с уже существующими блоками fma32, поскольку данный подход обеспечивает прирост производительности при минимальных дополнительных затратах в площади целевого дизайна. FP8-DOT4-EA лучше подходит для специализированных ускорителей, где важно снизить общую площадь вычислительного юнита, что полезно при масштабировании вычислительных блоков. Для более детального ознакомления с работой рекомендую обратиться к статье David R. Lutz. ссылка на материалы конференции https://www.ac.uma.es/arith2024/program.html ссылка на презентацию от ARM: https://www.ac.uma.es/arith2024/slides/3_ARITH-2024.paper45.pdf

Community Notes — лучшее, что произошло с Твиттером 😎

Fourth International workshop on RISC-V for HPC 16 мая в Гамбурге прошёл международный workshop, посвящённый использованию RISC-V в высокопроизводительных вычислениях (HPC). Презентации докладов доступны по этой ссылке. Must see доклады: 1) Performance analysis (and optimization) of BERT on RISC-V processors with SIMD units: В докладе рассматриваются три платформы на базе процессорных IP Xuantie и описываются оптимизации для высокопроизводительной операции GEMM. В докладе найдете ссылки на классные источники по оптимизации алгоритмов для GEMM и High-Performance BLIS. 2) Performance characterisation of the 64-core SG2042 RISC-V CPU for HPC: Сравнение 64-ядерного процессора на базе ядра C920 с одноплатниками VisionFive, HiFive Unmatched и процессорами на других архитектурах, такими как AMD Epyc 7742, Xeon Platinum 8170, Marvell ThunderX2. Значения бенчмарков и красивые графики найдете по ссылке выше. Так же загляните конечно в Vendor talk'и от Semidynamics (где я работаю над тензорным ядром) и Codasip. Доклады отлично подходят для понимания над какими IP и в каких направлениях работают европейские RISC-V дизайн центры.

Не знаю, как и зачем алгоритмы Твиттера завели меня в сегмент мемов про полупроводники, но теперь вам придется смотреть их вместе со мной 🤡 Btw, хочу обсудить с вами следующую идею. На quicksilicon появился раздел с задачами на SystemVerilog — от самых простых, таких как mux 2 в 1, до написания синхронного FIFO, арбитра Round Robin и разработки APB slave. В задачах уже приведено решение, но нету никаких описаний и пояснений. Делаем разбор интересных задачек? С картинками, времянками, подробным объяснением. Как вам такой контент? Помню, что обещал разбор лабораторной работы из RVfpga, но пришел к выводу, что лучше это делать либо в формате live-стрима, либо записи, а не текстом. Ниже я подготовлю опрос, чтобы понять уровень экспертизы моей аудитории в цифровом дизайне и их заинтересованность в этой теме ☺️

RISC-V обновили спецификацию Команда RISC-V объединила в одном документе все ратифицированные спецификации. Например, теперь не нужно отдельно выкачивать документацию для векторного или bitmanip расширения. Объем PDF-документа значительно увеличился: с чуть более чем 250 страниц до 670. Общая стилистика документа переработана и все спецификации приведены к единому оформлению. Дополнительно приведу еще полезную ссылку, где можно получать актуальную информацию о последних ратифицированных расширениях: https://wiki.riscv.org/display/HOME/Ratified+Extensions А чтобы рабочая пятница проходила повеселее держите мемес, сворованный позаимствованный из флудилки с коллегами☺️

Конференция FPGA-Systems 2024.1 Всем привет 👋🏻 Если конференций, митапов по программированию десятки, сотни, то с конференциями по цифровому проектированию и верификации дела обстоят не так хорошо. Одна из немногих ламповых, локальных конференций - это конференция FPGA-Systems. Кстати, кто-то из читателей канала был на самой первой конференции? Давайте устроим перепись в комментариях. Участие полностью бесплатно, не надо покупать никаких билетов на офлайн/онлайн участие. Для офлайн участия нужно только зарегистрироваться и получить подтверждение, что в аудитории есть свободные места. Делается конференция полностью на альтруизме Михаила Коробкова (организатора комьюнити ПЛИС Систем) и силами неравнодушных помощников. Подробнее о программе и месте проведения по ссылкам: • Санкт-Петербург, 25 мая → подробности на сайте • Москва, 1 июня → подробности на сайте

За последние две недели компания SpacemiT вызвала много шума в новостных порталах. Мы едва успели ознакомиться с кастомной спецификацией для iME, как уже появляются новости о том, что их чип готов в кремнии. Релиз от SpacemiT можно протестировать, заказав отладочную плату на Алиэкспресс или дождаться выпуска ноутубка MuseBook, на базе процессора X60 от SpacemiT. Не буду переписывать технические характеристики отладочной платы и ноутбука – те, кому это интересно, могут найти подробности по соответствующим ссылкам. Laptop: link Dev board: link Но давайте углубимся в документацию по 8-ядерному процессорному. Особенно интересно разобраться, как именно в нем реализованы блоки матричного умножения и каковы характеристики его AI-ускорителя. Присутствует ли он во всех ядрах или нет? Недавно мы уже обсуждали AI модуль в K230. В документации на отладочную плату есть overview процессора K1. 8-ядерный процессор представлен двумя кластерами по 4 ядра. Оба кластера имеют векторный сопроцессор с VLEN = 256bit (128bit x2 execution width). Каждое ядро поддерживает набор расширений 64GCVB и соответствует профилю RVA22. Нулевой кластер имеет как раз дополнительную аппаратную логику для ускорения AI приложений. Дополнительную накристальную память 512KB TCM, как я понимаю для хранения значений аккумуляторов при обработке матричных вычислениях. На кластер заявляется 2 TOPS, что дает нам 0.5 TOPS на ядро, но при этом не совсем понятно о каком datatype идет речь. Но т.к. совсем недавно мы обсуждали бенчмарк cpufp обратимся к нему и увидим, что инструкция vmadot матричного умножения для int8 на 1 ядро дает 511.53 GOPS, а для 4-ядрерного cluster 0 (with ime extension) дает 2.046 TOPS, что соответствует заявленной в документации производительности. Пока RISC-V спецификация от sig для матричных вычислений только разрабатывается, а увидим первый драфт функциональной части только к ноябрю 2024 года на рынке представлены спецификации от SpacemiT для iME и от T-head для iMA На этом заканчиваю двухнедельный обзор новостей о SpacemiT☺️

Книжная полка Истового Инженера: «Цифровой синтез: RISC-V» Вышло переиздание книги по цифровому синтезу, адаптированное для RISC-V. Читал я сам только первую часть, которая оставила отличные впечатления от материала. Рекомендую эту книгу как энтузиастам, так и тем, кто собирается строить карьеру в области аппаратного проектирования. Для поддержки авторов, предзаказал себе pdf версию. Действительно хороших книг по тематике проектирования процессорных систем и цифрового дизайна не так и много, а авторов, кто пишет на русском языке на порядок меньше, поэтому стараюсь поддерживать написание новых книг материально, покупая новая книги, фильтруя откровенный треш за редким исключением. С оглавлением книги и отрывками из глав можно ознакомиться по этой ссылке с сайта издательства ДМК. Отдельное спасибо Михаилу Коробкову за упоминание моего канала в книге. Этим жестом ты мне подарил кучу мотивации и хороших эмоций. Книгу можно купить здесь: Промокод на скидку 25% от МИЭМ НИУ ВШЭ: MIEM P.S. Промокод применяется к базовой стоимости и не суммируется с текущей акцией по предзаказу. P.P.S. почему вы еще не подписаны на моего коллегу, который пишет редкие, но меткие посты про верификацию и магию стандарта SystemVerilog? Надо исправляться