Записки CPU designer'a
Kanalga Telegram’da o‘tish
Всем привет. Меня зовут Николай. Работаю RTL design инженером, амбассадором в RISC-V International. В свободное время пишу о магии процессоростроения и цифровом дизайне.
Ko'proq ko'rsatish3 638
Obunachilar
Ma'lumot yo'q24 soatlar
+37 kun
+8330 kun
Ma'lumotlar yuklanmoqda
O'xshash kanallar
Taglar buluti
Kirish va chiqish esdaliklari
---
---
---
---
---
---
Obunachilarni jalb qilish
Oktabr '26Okt '26
Oktabr '26
+81
1 kanalda
Sentabr '26
+133
8 kanalda
Get PRO
Avgust '26
+58
3 kanalda
Get PRO
Iyul '26
+38
0 kanalda
Get PRO
Iyun '26
+31
0 kanalda
Get PRO
May '26
+101
4 kanalda
Get PRO
Aprel '26
+73
0 kanalda
Get PRO
Mart '26
+96
6 kanalda
Get PRO
Fevral '26
+55
1 kanalda
Get PRO
Yanvar '26
+244
5 kanalda
Get PRO
Dekabr '25
+229
6 kanalda
Get PRO
Noyabr '25
+43
0 kanalda
Get PRO
Oktabr '25
+38
0 kanalda
Get PRO
Sentabr '25
+62
1 kanalda
Get PRO
Avgust '25
+29
0 kanalda
Get PRO
Iyul '25
+112
6 kanalda
Get PRO
Iyun '25
+63
0 kanalda
Get PRO
May '25
+63
1 kanalda
Get PRO
Aprel '25
+80
1 kanalda
Get PRO
Mart '25
+86
0 kanalda
Get PRO
Fevral '25
+65
0 kanalda
Get PRO
Yanvar '25
+118
1 kanalda
Get PRO
Dekabr '24
+132
2 kanalda
Get PRO
Noyabr '24
+135
2 kanalda
Get PRO
Oktabr '24
+165
4 kanalda
Get PRO
Sentabr '24
+162
7 kanalda
Get PRO
Avgust '24
+233
3 kanalda
Get PRO
Iyul '24
+55
1 kanalda
Get PRO
Iyun '24
+72
1 kanalda
Get PRO
May '24
+56
3 kanalda
Get PRO
Aprel '24
+70
0 kanalda
Get PRO
Mart '24
+144
4 kanalda
Get PRO
Fevral '24
+60
1 kanalda
Get PRO
Yanvar '24
+79
2 kanalda
Get PRO
Dekabr '23
+125
3 kanalda
Get PRO
Noyabr '23
+93
1 kanalda
Get PRO
Oktabr '23
+46
1 kanalda
Get PRO
Sentabr '23
+112
0 kanalda
Get PRO
Avgust '23
+51
0 kanalda
Get PRO
Iyul '23
+47
0 kanalda
Get PRO
Iyun '23
+13
0 kanalda
Get PRO
May '23
+31
0 kanalda
Get PRO
Aprel '23
+32
0 kanalda
Get PRO
Mart '23
+53
0 kanalda
Get PRO
Fevral '23
+53
0 kanalda
Get PRO
Yanvar '23
+170
0 kanalda
Get PRO
Dekabr '22
+30
0 kanalda
Get PRO
Noyabr '22
+13
0 kanalda
Get PRO
Oktabr '22
+23
0 kanalda
Get PRO
Sentabr '22
+57
0 kanalda
Get PRO
Avgust '22
+16
0 kanalda
Get PRO
Iyul '22
+45
0 kanalda
Get PRO
Iyun '22
+10
0 kanalda
Get PRO
May '22
+20
0 kanalda
Get PRO
Aprel '22
+30
0 kanalda
Get PRO
Mart '22
+4
0 kanalda
Get PRO
Fevral '22
+19
0 kanalda
Get PRO
Yanvar '22
+32
0 kanalda
Get PRO
Dekabr '21
+26
0 kanalda
Get PRO
Noyabr '21
+18
0 kanalda
Get PRO
Oktabr '21
+261
0 kanalda
| Sana | Obunachilarni jalb qilish | Esdaliklar | Kanallar | |
| 27 Oktabr | +7 | |||
| 26 Oktabr | +1 | |||
| 25 Oktabr | +3 | |||
| 24 Oktabr | 0 | |||
| 23 Oktabr | +3 | |||
| 22 Oktabr | 0 | |||
| 21 Oktabr | +2 | |||
| 20 Oktabr | +2 | |||
| 19 Oktabr | 0 | |||
| 18 Oktabr | +4 | |||
| 17 Oktabr | +1 | |||
| 16 Oktabr | +5 | |||
| 15 Oktabr | +2 | |||
| 14 Oktabr | +1 | |||
| 13 Oktabr | +1 | |||
| 12 Oktabr | +4 | |||
| 11 Oktabr | +3 | |||
| 10 Oktabr | +3 | |||
| 09 Oktabr | +4 | |||
| 08 Oktabr | +5 | |||
| 07 Oktabr | +3 | |||
| 06 Oktabr | +3 | |||
| 05 Oktabr | +7 | |||
| 04 Oktabr | +3 | |||
| 03 Oktabr | +3 | |||
| 02 Oktabr | +5 | |||
| 01 Oktabr | +6 |
Kanal postlari
My OpenAI dot produced this PCB and then hit its usage limit and gave up. AGI is here
Что-то я задушил вас судебными разбирательствами. Давайте лучше поздравим коллег-топологов с очередной победой AGI на их профессиональном поле.
Оригинальный Твит
| 2 | Помните предыдущее судебное дело между Qualcomm и Arm? Тогда компании судились после покупки Qualcomm стартапа Nuvia: Arm утверждала, что Qualcomm не могла просто перенести лицензию Nuvia на себя и использовать её технологии в своих процессорах.
Теперь подошло к вердикту уже второе разбирательство между Qualcomm и Arm.
На этот раз Qualcomm обвинила Arm в нарушении их Architecture License Agreement. По утверждению Qualcomm, Arm не передавала предусмотренные договором программные патчи и инструменты для тестирования чипов, а также нарушала ценовые условия сотрудничества. Отдельно Qualcomm заявила, что Arm раскрыла СМИ своё письмо с угрозой расторжения лицензии, что, по её мнению, повредило переговорам с потенциальными заказчиками.
Присяжные признали нарушение Arm условий лицензионного соглашения с Qualcomm, но не по всем предъявленным претензиям. Правда, денежная компенсация здесь символическая, всего $2. Гораздо интереснее возможные последствия: Qualcomm утверждает, что нарушение со стороны Arm может дать ей право не платить некоторые лицензионные отчисления Arm в течение нескольких лет. Этот вопрос ещё предстоит решить суду.
Но для нас здесь есть один интересный момент. RISC-V тоже оказался участником этого разбирательства.
Arm (!!!) приводила RISC-V как один из аргументов того, что на рынке существуют альтернативные архитектуры и Qualcomm не зависит исключительно от Arm. Однако судья Maryellen Noreika отнеслась к этому аргументу скептически.
Когда свидетеля Arm, экономиста Timothy Simcoe, начали спрашивать о реальном присутствии RISC-V в серверном сегменте, выяснилось, что примеров пока немного - в основном проекты китайских компаний вроде Alibaba.
Судья в итоге заметила, что на сегодняшний день реальная конкуренция в этом сегменте всё ещё идёт прежде всего между Arm и x86.
И здесь важно именно «в этом сегменте».
RISC-V уже давно вышел за пределы университетских проектов: архитектура стала зрелым решением для рынка микроконтроллеров, а RISC-V-ядра всё чаще используются внутри AI-ускорителей - как управляющие процессоры и как основа специализированных вычислительных ядер - раз два три
Но следующий большой рынок, high-performance CPU и серверы, RISC-V пока только начинает осваивать.
Забавно, что это теперь прозвучало практически прямо в суде: RISC-V уже достаточно серьёзен, чтобы Arm приводила его как своего конкурента, но пока недостаточно распространён в серверном сегменте, чтобы суд с этим полностью согласилась.
Возможно, через несколько лет этот аргумент Arm будет звучать гораздо убедительнее 👀
Источники:
1. Пресс-релиз Arm:
https://newsroom.arm.com/news/arm-qualcomm-legal-dispute
(Слишком оптимистичный после признания того, что ваша компания нарушила соглашение со своим же клиентом, лол)
2. Пресс-релиз Qualcomm:
https://www.qualcomm.com/news/releases/2026/10/qualcomm-statement-on-trial-verdict-win
3. John Dorbal:
https://x.com/JDorbal1989
Автор следил за судебным процессом и публиковал разборы заседаний, аргументы сторон и комментарией судьи по ходу разбирательства. | 1 443 |
| 3 |  Энтузиаст из Бразилии собрал небольшой ускоритель инференса LLM в режиме decode, который легко читать и менять.
Что тут есть: RTL на SystemVerilog, собственная ISA с бит-точным симулятором, мини-язык для ядер с компилятором, хостовый софт и профайлер. Идея в том, чтобы итеративно менять один слой и оценивать, как это сказывается на метриках.
Для Kintex-7 xc7k480t (утилизация ~44% кристалла):
▫️Out-of-order без участия компилятора
▫️Ядра пишутся на Python-DSL
▫️Формат W8A8: веса, активации MXU и KV-кэш в int8
▫️MLP decode: 75 282 такта, 98.4% от DRAM-roofline
▫️Flash attention: 64-67% от roofline, упирается в MXU и VPU, а не в память
▫️Qwen3-0.6B: ~6.4 M тактов на токен, при 100 МГц это ~15 tok/s
▫️LFM2.5-230M: ~42 tok/s;
▫️Qwen3.5-0.8B: ~11 tok/s
PS: tok/s - на данном этапе это оценки (симулированные такты при допущении 100 МГц и 80% эффективности DRAM), а не замеры на железе
💾 https://github.com/FeSens/openTPU
@vlsihub | 1 813 |
| 4 | А про TPU пост уже коллега подготовил 🫡 | 1 915 |
| 5 |  «Claude, сделай мой процессор быстрее и компактнее».
Как вам такой промпт? Кажется бредом?
Автор HWE Bench с вами не согласится.
В качестве исходной точки он взял не какой-то известный open-source core, а максимально простой учебный RISC-V: 5-stage in-order RV32IM на SystemVerilog. Без кешей, branch predictor и multi-issue - буквально ядро уровня курса по компьютерной архитектуре.
Дальше модель получает RTL и начинает итеративно улучшать микроархитектуру:
предложила изменение -> переписала RTL -> formal/cosim -> synthesis и PnR -> посмотрела метрики -> если стало лучше, изменение остаётся.
По сути обычный design-space exploration, только гипотезы и RTL генерирует AI-агент.
И вот результаты уже довольно любопытные.
В актуальной версии HWE Bench несколько frontier-моделей по 15 раундов оптимизируют один и тот же baseline, после чего получившиеся процессоры проверяются ещё и на скрытых workload'ах.
Claude Opus показывает лучший результат по сочетанию производительности, рабочей частоты и площади.
Но для меня здесь интерес не столько в цифрах, а сколько в подходе.
Концептуально за последний год ничего революционного не произошло - они просто стали сильно лучше в уже знакомых hardware-задачах: читать большой RTL, искать bottleneck'и, понимать timing/area trade-offs, предлагать микроархитектурные изменения и доводить их до варианта, который проходит verification и реально становится лучше после P&R.
И, кажется, именно этот постепенный прогресс многие недооценивают.
Можно сколько угодно говорить, что «AI ничего нового не придумал». Пока что это во многом правда.
Но конкурентное преимущество инженера, у которого есть доступ к frontier-моделям и который умеет встроить их в нормальный verification/EDA loop, становится всё сложнее отрицать. Особенно AI-луддитам.
https://github.com/FeSens/auto-arch-tournament
p.s. А про второй проект автора, где он вайбит FPGA-based TPU и запускаем на нем реальную модель мы поговорим в следующий раз.
p.p.s. Реальный prompt, конечно, подробнее: модели отдают RTL, текущие метрики и историю предыдущих попыток и просят самостоятельно предложить одно микроархитектурное изменение, которое улучшит CoreMark × Fmax, а так же другие хинты и рекомендации 🤖 | 2 427 |
| 6 |  Очень крутая интерактивная карта ET-SoC-1 от Esperanto, про который я уже писал после покупки его IP компанией Ainekko.
Здесь можно буквально провалиться внутрь SoC и посмотреть, как всё связано: от загрузки данных из LPDDR и движения по NoC до конкретного Minion core, vector/tensor unit и выполнения инструкции.
https://spacesheep.dev/@yaroslavvb/et-soc1-chip-diagram | 2 806 |
| 7 | Нашёл на просторах Твиттера сборник лекций по analog/mixed-signal IC design: от физики MOSFET и диодов до ADC, PLL, layout и tape-out.
Автор - Carsten Wulff, преподаватель в Norwegian University of Science and Technology, где он преподаёт курс Advanced Integrated Circuits. Параллельно работает IC Scientist в Nordic Semiconductor.
Внутри довольно широкий охват: MOSFET, ADC/DAC, switched-capacitor circuits, PLL, oscillators, SPICE, layout, parasitics и даже путь до реального silicon. И всё это на open-source flow.
Чтобы до понедельника все заботали - приду, проверю (я только оглавление пролистал)
https://analogicus.com/aic2026/assets/aic.pdf | 3 417 |
| 8 |  Как скосить перед начальством за ответственного сотрудника и заставить всех коллег себя ненавидеть?
Продолжаю делиться инсайдами из индустрии.
Давайте представим следующую ситуацию. Вы застряли в своей карьере, работаете на троечку и считаетесь в коллективе середняком, скорее даже со знаком минус.
Как-то выгорели, сил не хватает ни инвестировать в повышение навыков, ни искать нишу в компании, где вы станете тем самым незаменимым винтиком. На 1:1 с лидом нечего сказать о своих успехах, с руководством вы тоже не на короткой ноге, а visibility в компании околонулевое. Отсюда отсутствие прогресса в карьере, грейдах и зарплате.
Но как это исправить?
Знайте, я предлагаю, конечно же, 100% рабочий метод, но, вступив на этот путь, прежним человеком вы уже не будете.
Алгоритм действий очень простой. Полностью забудьте про свои MR/PR. Ваша новая задача - стать ревнителем культуры чистого проектирования и ОСОЗНАННОГО использования ИИ.
Все, что вы делаете: скроллите открытые MR/PR. Причем неважно, ваши это реквесты, соседних команд или вообще других проектов.
Как только в комментарии, описании или тексте коммита находите типичный длинный dash вместо короткого тире или характерный вывод Claude Code с тонной форматирования, сразу же идете на этот сайт:
https://meatproxy.me/
Тут без задней мысли вписываете имя коллеги, который подозревается в недобросовестном использовании ИИ-ассистента в работе, и, представляя себя государственным обвинителем, выбираете наиболее подходящий Their primary offense.
Потом, главное, не стесняясь, оставляете ссылку с обвинением в виде комментария в открытом MR/PR. Тегаете тимлида этого бедолаги и, по возможности, какого-нибудь линейного менеджера проекта. Да кого только захотите. Можно даже CEO, чтобы выглядело увереннее.
И все. Вы уже не просто среднячок-кодер, а осознанный разработчик, который следит за качеством процессов и культурой проектирования. А дальше уже и до менеджера выслужиться будет несложно.
Из особенностей: лучше, чтобы вы работали удаленно, а не в офисе. Иначе возможны неприятные столкновения у кофе-тейбла. А если все-таки работаете в офисе и курите, то про курилку на время лучше вообще забыть. Поберегите здоровье. Конторе нужны здоровые и неравнодушные менеджеры.
За совет отблагодарить можно просто: как только повысят до манагера, с вас 50% первой менеджерской зарплаты и 50% последней.
Удачи! | 2 742 |
| 9 | А вот и результаты Jane Street ASIC Puzzle подъехали 👀
https://blog.janestreet.com/asic-puzzle-results/ | 2 001 |
| 10 | OpenAI and Synopsys Announce GPT-Synopsys
Ну что, вот они и пришли за нами. Если кратко, то ребята заключают многолетний контракт на сотрудничество и одни получают EDA и могут использовать видимо для своих чипов и тренировок моделей, а другие получают фронтирный движок для своих ИИ-продуктов💼
Теперь видимо то, что придет вслед за Астрой и Солом будет уже попракачанней в чип дизайне и вероятно "общаться" с тулами синопсиса сильно более нативно чем с другими. Ну либо это будет действительно исключительная ветка моделей специально под чип дизайн тулами синопсиса🤔
Ну и по классике, чтобы битва была легендарной, должно быть и зеркальное соглашение - Cadence и Anthropic. Но последние в сторону чип дизайна не смотрят кажется. По крайней мере публично🤔
Upd. смотрят-смотрят
@positiveslack | 1 601 |
| 11 |  Уже влезли в долги, чтобы наскрести на подписку ChatGPT за 500$?
Пока убеждаете друзей занять вам денег, чтобы за две недели навайбить убийцу Nvidia, самое время разобраться, что же такое Cerebras и почему именно их железо внезапно оказалось настолько интересным для LLM-инференса.
Забавно, что изначально Cerebras в первую очередь пытались решить задачу обучения нейросетей.
И, если верить довольно жёсткому разбору Irrational Analysis, именно с training всё получилось не очень хорошо. Архитектура получилась сильно перекошенной: внутри самого WSE пропускная способность огромная, но канал обмена с внешней памятью и другими устройствами относительно узкий. Поэтому для обучения Cerebras приходилось дополнять WSE внешними системами MemoryX и SwarmX, а ограниченный внешний I/O становился одним из главных bottleneck'ов.
А что вообще такое WSE, MemoryX и SwarmX и как всё это устроено, читайте в отчёте Irrational Analysis.
А вот с инференсом всё оказалось гораздо интереснее.
Cerebras довольно самобытная архитектура. Вместо относительно классической связки GPU с расположенной рядом HBM они буквально делают процессор размером почти с целую кремниевую пластину, Wafer-Scale Engine. WSE-3 содержит около 900 тысяч маленьких ядер, у каждого из которых есть локальный SRAM и простые SIMD-блоки. В сумме получается примерно 44 GB SRAM прямо на wafer.
И вот для inference это оказалось очень интересной комбинацией. Обычный GPU при генерации токенов во многом упирается в необходимость постоянно читать веса модели из HBM.
У Cerebras веса и KV-cache можно держать прямо в SRAM рядом с вычислительными ядрами, а слои модели распределять по WSE. Если одного WSE не хватает, модель распределяется между несколькими. Каждый хранит свою часть модели и передаёт следующему только промежуточный результат вычислений, а не сами веса. Благодаря этому веса остаются в быстром локальном SRAM, а между WSE нужно передавать сравнительно небольшой объём данных. Отсюда и очень высокая скорость генерации.
То есть архитектура, которая довольно странно выглядела как конкурент Nvidia в training, неожиданно нашла свою сильную сторону именно там, где сегодня особенно ценится latency: ультрабыстрый LLM inference.
Но silver bullet из Cerebras всё равно не получился. Вопрос, как оптимальнее всего строить железо для LLM inference, сегодня всё ещё открыт. Одна из главных проблем Cerebras в том, что объём SRAM нельзя наращивать так же легко, как внешнюю память, а большие модели и длинный контекст требуют всё больше памяти. В итоге приходится использовать больше WSE, и впечатляющая скорость начинает обходиться всё дороже с точки зрения масштабирования всей системы. Сам отчёт отдельно отмечает, что KV-cache и веса конкурируют за один и тот же ограниченный SRAM, а с ростом размера модели экономика такого подхода становится всё сложнее.
Но сам инженерный подход всё равно совершенно безумный и очень интересный.
Кстати, если вы забыли, какого размера «чип» у Cerebras, приложу фотку в комментариях.
P.S. Пост чуть больше чем полностью построен на отчёте Irrational Analysis. Обязательно ознакомьтесь с ним, невероятно увлекательный и познавательный разбор. | 4 741 |
| 12 |  Нидерланды продолжают укреплять свои позиции как один из ключевых полупроводниковых хабов Европы. Помимо ASML и NXP, в стране появляются и новые игроки, ориентированные на быстрорастущий рынок AI-ускорителей.
Один из них - основанный в 2021 году стартап Axelera AI, который за несколько лет заметно расширил своё присутствие в Европе и теперь объявил о начале поставок нового AI-ускорителя Europa, предназначенного прежде всего для энергоэффективного инференса.
Заявленная производительность Europa достигает 629 TOPS INT8 при TDP 45 Вт. Ключевая технология Axelera - собственная архитектура Digital In-Memory Computing, позволяющая выполнять часть вычислений непосредственно в памяти, снижая затраты на перемещение данных.
Europa доступна как отдельный чип, а также в составе PCIe-карт.
По данным самой Axelera AI, её продукты уже используют более 600 клиентов, а sales pipeline компании превышает $1,5 млрд. При этом $1,5 млрд - именно потенциальный объём продаж, а не оценка компании или уже полученная выручка.
Подробнее об архитектуре Axelera AI и Europa:
https://axelera.ai/news/axelera-ai-launches-europa-delivers-physical-and-enterprise-ai-through-growing-partner-ecosystem-including-dell-and-supermicro | 2 134 |
| 13 |  Плюс-минус такие же вайбы, когда в Codex после релиза Astra прилетело три бесплатных reset'а✨ | 2 275 |
| 14 |  RTL/Verif/PhysDesign-инженеры, теперь наша пора радоваться (либо трястись, что нас всех скоро сократят - смотря как вы относитесь к AI-ассистентам).
Anthropic хайрит Research Engineer, Chip Design RL - специалиста, который будет помогать прокачивать Claude в работе с chip design. Причём речь не только про кодогенерацию Verilog: в описании прямо фигурируют formal verification, physical design optimization, PPA и работа с EDA tools.
То есть идея примерно такая: взять реальный chip-design expertise и превратить его в задачи, evals и reward signals, на которых модели смогут учиться решать инженерные задачи из нашего домена.
Если вы счастливый обладатель разрешения на работу в США и у вас есть ASIC/FPGA background - можно попробовать свои силы и сходить на собес в Anthropic, лол.
https://job-boards.greenhouse.io/anthropic/jobs/5231612008
А потом не забудьте зашерить админу бета-доступ к прокачанной версии Claude👩🍳 | 4 039 |
| 15 | How OpenAI Used Its Own LLMs to Design Its Jalapeño Chip
https://spectrum.ieee.org/llms-for-chip-design
tldr: последними работу потеряют backend инженеры, а всем остальным осваивать xls | 3 076 |
| 16 |  Люблю технологии
ASUS driver - https://github.com/torvalds/linux/blob/master/drivers/hid/hid-asus.c#L550
Оригинальный твит - https://x.com/__soragoto__/status/2098983783085318491? | 4 179 |
| 17 | Вышел новый формат от Истового Инженера - «Разгоны», где инженеры разных специальностей обсуждают какую-то тему. Тема же выпуска - скучное и очевидное «все профессии нужны, все профессии важны».
Формат прикольный, но как будто не хватает градуса накала, давайте исправлять.
Я как выпускник НИИшной школы проектирования заявляю: верификаторы не нужны в целом.
Всем давно известно, что маршрут называется RTL2GDS. RTL готовят, собственно, RTLщики, GDS - бэкендеры. А где тут верификаторы?
Правильно - 2. Та самая знаменитая формула, что на одного RTLщика нужно два верификатора. Ну согласитесь, что это безумие и пустое раздувание штата и бюджетов и явное принижение RTLщика как инженера, что якобы для проверки его работы нужно в 2 раза больше человеко-ресурса.
Для решения этих проблем давно придумали понятные паттерны дебага современных SoC, а именно - бут Linux на FPGA. Linux запустился? Ну всё: neofetch заранили, красивый скриншот сделали - и можно пилить лендос с успешным bring-up ядра.
Да и как RTLщик может называться RTLщиком, если сам не может раздебажить свой же код?
И давайте вспомним, что вообще такое верификация. Верификация - это проверка дизайна на соответствие спецификации.
Так а кто-то из вас эту самую документацию видел? На соответствие чему верификаторы проверяют дизайн? А если мы попросим RTLщика писать документацию, то кто будет писать RTL?
Замкнутый круг.
А вы что думаете? Я понимаю, что корпораты загоняют нас в рамки, но тут настоящая территория пост-разгонов. Приглашаю всех неравнодушных в комментарии.
https://youtu.be/I_Vg7Kog5TE | 3 639 |
| 18 |  Jane Street запустили новый ASIC Challenge - на этот раз предлагают спроектировать настоящий open-source чип, а лучшие проекты обещают затейпаутить за свой счёт.
Задача довольно интересная: сделать general-purpose protocol emulator ASIC.
Идея в том, чтобы вместо отдельных UART, SPI и I2C контроллеров сделать универсальный программируемый контроллер, способный через GPIO реализовывать разные, в том числе кастомные, протоколы уже после изготовления чипа.
Первое, что тут приходит в голову, - PIO из Raspberry Pi RP2040. Собственно, сами Jane Street тоже приводят его в качестве одного из источников вдохновения.
https://rp2040pio-docs.readthedocs.io/en/latest/pio-programs.html
И тут, мне кажется, самое важное понять, где заканчивается FSM и начинается микроконтроллер 😁
Пару слов о формате. Когда задачка выходит за рамки одного дня, как мне кажется, она превращается из интересной головоломки в полноценный сайд-проект. Наверное, единственное, что подкупает в этом челлендже - Jane Street обещают затейпаутить самые интересные решения и отправить готовые чипы разработчикам. Честная это компенсация за такой объём работы или нет - решайте сами.
Если решили поучаствовать, в комментариях к посту можно найти единомышленников и организовать самосбор команд.
Основные правила: дедлайн - 18 января 2027 года, технода - IHP 130 nm CMOS5L, площадь - примерно 1 мм^2.
Остальные подробности смотрите в блоге Jane Street.
https://blog.janestreet.com/protocol-emulator-asic-competition/ | 6 167 |
| 19 |  AI EDAs: Is It Real?
В последнее время на канале мы всё чаще обсуждаем, как AI меняет индустрию. Мы уже разбирали достаточно уморительную статью, где авторы утверждали, что LLM якобы смогли спроектировать Linux-bootable ядро, а в итоге это оказался обычный 5-стадийник по Харрису.
Потом были последние новости про Astra от OpenAI, которая за один промпт якобы подготавливает schematic и полноценный PCB design. А в итоге оказывалось, что половина разъёмов вывернута внутрь платы, placement вызывает вопросы, а сам результат ещё требует довольно много работы со стороны инженера.
Так есть ли вообще что-то стоящее от AI в мире chip design или пока это в основном красивые демки и хайп в твиттере?
Мне кажется, это видео от Asianometry довольно хорошо отвечает на этот вопрос.
Спойлер - есть. Если грамотно построить цикл проектирования с постоянным feedback по PPA и другим QoR-метрикам, то уже сейчас можно получать неплохой буст в производительности труда.
Но до момента смены парадигмы с RTL2GDS на Prompt2GDS мы пока всё-таки не дошли.
К просмотру обязательно:
https://youtu.be/GzhfZy8-CjU | 4 820 |
| 20 |  А вот и разборы решений пазла от Jane Street подъехали
https://mummanajagadeesh.github.io/blogs/janestreet-asic-puzzle/
Давайте в комментариях хвастаться кто сколько пасхалок нашел, а кто проглядел морязнку в KLayout, как я?😑 | 2 770 |
